A kínai Huawei technológiai óriásvállalat hétfőn Sanghajban ismertette új chiptervezési stratégiáját, amely közlésük szerint a félvezetők teljesítményének növelését szolgálja.
A vállalat közlése szerint az úgynevezett „Tau (?) Scaling Law” elnevezésű megközelítés nem elsősorban a tranzisztorok fizikai méretének további csökkentésére épít, hanem a chipeken és rendszereken belüli jel- és adatátviteli késleltetés mérséklésére, vagyis az „időskálázásra” fókuszál. Elmondásuk szerint ezzel a megközelítéssel a Moore-törvény által jelzett klasszikus geometriai zsugorítás korlátai mellett is fenntartható a teljesítménynövekedés.
A Huawei szerint az új elv alapján öt éven belül olyan chipeket tervezhetnek, amelyek tranzisztorsűrűsége az 1,4 nanométeres gyártástechnológiának felel meg. A vállalat ugyanakkor nem közölt független teljesítményméréseket.
Hétfőn azt is bejelentették, hogy az idén megjelenő Kirin chipjeik már egy új, LogicFolding nevű kialakítást alkalmaznak, amely a belső összeköttetések rövidítésével és az adatútvonalak optimalizálásával javíthatja a teljesítményt és az energiahatékonyságot.
Elemzők szerint a Huawei stratégiája arra utal, hogy a kínai technológiai vállalatok a fejlett gyártástechnológiákhoz való korlátozott hozzáférés mellett a chiptervezés és architektúra optimalizálásán keresztül keresnek alternatív teljesítménynövelési lehetőségeket.
A Huawei 2019-ben került amerikai kereskedelmi tiltólistára, ami jelentősen korlátozta a vállalat hozzáférését a legfejlettebb félvezetőgyártási technológiákhoz. A cég 2023-ban mutatta be 5G-képes Mate 60 okostelefonját, amelyet a Semiconductor Manufacturing International Corporation (SMIC) hét nanométeres technológiával gyártott processzora működtet.
2026. május 25.
(MTI)
Hozzászólás írása